您的位置:技术中心首页 > 基本逻辑 >> Verilog HDL 程序举例 -- 7段译码器

Verilog HDL 程序举例 -- 7段译码器

作者:未知   时间:2006-01-05 22:56:53  来自:网上转载  浏览次数:768  文字大小:【】【】【
该<<Verilog HDL 程序举例>>系列转载于:
http://www.mcuw.cn/bbs/printpage.asp?BoardID=3&ID=298
如有程序版权问题, 请与5life联系.



//-----------------------------------------------------------------------------------
// DESCRIPTION   :   BIN to seven segments converter
//             segment encoding
//                 a
//               +---+
//             f |   | b
//               +---+ <- g
//             e |   | c
//               +---+
//                 d
//             Enable (EN) active           : high
//             Outputs (data_out) active       : low
// Download from : http://www.pld.com.cn
//-----------------------------------------------------------------------------------



module bin27seg (data_in ,EN ,data_out );

input [3:0] data_in ;

input EN ;

output [6:0] data_out ;
reg [6:0] data_out ;


always @(data_in or EN )
begin
data_out = 7'b1111111;
if (EN == 1)
  case (data_in )
  4'b0000: data_out = 7'b1000000; // 0
  4'b0001: data_out = 7'b1111001; // 1
  4'b0010: data_out = 7'b0100100; // 2
  4'b0011: data_out = 7'b0110000; // 3
  4'b0100: data_out = 7'b0011001; // 4
  4'b0101: data_out = 7'b0010010; // 5
  4'b0110: data_out = 7'b0000011; // 6
  4'b0111: data_out = 7'b1111000; // 7
  4'b1000: data_out = 7'b0000000; // 8
  4'b1001: data_out = 7'b0011000; // 9
  4'b1010: data_out = 7'b0001000; // A
  4'b1011: data_out = 7'b0000011; // b
  4'b1100: data_out = 7'b0100111; // c
  4'b1101: data_out = 7'b0100001; // d
  4'b1110: data_out = 7'b0000110; // E
  4'b1111: data_out = 7'b0001110; // F
  default: data_out = 7'b1111111;
  endcase
end

endmodule

责任编辑:5life

更多相关 译码器 Verilog HDL 的文章

仿真工作流程(Verilog/Modelsim+Debussy) [2007-05-14]
Verilog 的些许经验 [2006-09-05]
HDL语言的历史 [2006-02-27]
Verilog学习笔记(More) [2006-02-27]
Verilog PLI教程 --- 第七部分 VPI 函数 [2006-02-19]
Verilog PLI教程 --- 第三部分 PLI 程序 [2006-02-19]
Verilog PLI教程 --- 第五部分 PLI例子 [2006-02-19]
Verilog PLI教程 --- 第二部分 编写PLI应用程序 [2006-02-18]
Verilog PLI教程 --- 第一部分 介绍 [2006-02-18]
Verilog Pli的基本使用方法(modelsim) [2006-02-18]
提高NC-Verilog仿真效率的技巧 [2006-01-25]
本文共有0条评论,现在显示最新的5条。

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造工艺
书籍精选
说文解字
工具学习
数字滤波
趣闻逸事
数字锁相
设计杂项
低耗设计

站点最新

更多相关链接

  CMOS中的全加器
  布思基四乘法器实现
  高速乘法器的性能比较
  Verilog HDL 程序举例 -...
  16*16bit并行乘法器设计
  ASIC设计过程中集成锁相...
  超大规模集成电路设计中...
  一个可以综合的Verilog ...
  Ripple结构加法器

栏目最新

更多相关链接

  CMOS中的全加器
  布思基四乘法器实现
  高速乘法器的性能比较
  Verilog HDL 程序举例 -...
  16*16bit并行乘法器设计
  ASIC设计过程中集成锁相...
  超大规模集成电路设计中...
  一个可以综合的Verilog ...
  Ripple结构加法器

热点文章

更多相关链接