您的位置：技术中心首页 > 硬件语言 >> 编码风格 --- 编写风格

编码风格 --- 编写风格

作者：5life 时间：2006-02-18 12:34:01 来自：本站原创浏览次数：271 文字大小：【大】【中】【小】

1. 代码要表格化，便于阅读

2. 代码用空格对齐，用空格代替tab

3. 一行一个表达式

4.每行写一个端口申明

5. 端口申明的顺序要和模块申明时保持一致

6. 内部的线必须显示申明，最好在端口申明后一起做申明

7. 一行不要超过80个字符

8.没有特殊必要，不同的时钟要放在不同的模块

9. 不能有组合的环路

10.所有的寄存器都需要初始化

责任编辑：5life

更多相关编码风格 verilog 的文章

仿真工作流程(Verilog/Modelsim+Debussy) [2007-05-14]

Verilog 的些许经验 [2006-09-05]

Verilog学习笔记(More) [2006-02-27]

Verilog PLI教程 --- 第七部分 VPI 函数 [2006-02-19]

Verilog PLI教程 --- 第三部分 PLI 程序 [2006-02-19]

Verilog PLI教程 --- 第五部分 PLI例子 [2006-02-19]

Verilog PLI教程 --- 第二部分编写PLI应用程序 [2006-02-18]

Verilog PLI教程 --- 第一部分介绍 [2006-02-18]

编码风格 --- 命名规则 [2006-02-18]

编码风格 --- 其他 [2006-02-18]

编码风格 --- 与综合相关 [2006-02-18]

本文共有0条评论，现在显示最新的5条。

评论文档| 收藏文档| 推荐文档| 打印文档

栏目导航

站点最新

更多相关链接

Verilog 的些许经验

编程修养[C语言]

Verilog学习笔记(More)

编码风格 --- 命名规则

编码风格 --- 其他

编码风格 --- 与综合相关

编码风格 --- 编写风格

编码风格 --- 注释

编码风格 --- 设计考虑

系统级芯片设计语言和验...

栏目最新

更多相关链接

Verilog 的些许经验

编程修养[C语言]

Verilog学习笔记(More)

编码风格 --- 命名规则

编码风格 --- 其他

编码风格 --- 与综合相关

编码风格 --- 编写风格

编码风格 --- 注释

编码风格 --- 设计考虑

系统级芯片设计语言和验...

热点文章

更多相关链接