您的位置:技术中心首页 > 硬件语言 >> 编码风格 --- 其他

编码风格 --- 其他

作者:5life   时间:2006-02-18 12:35:49  来自:本站原创  浏览次数:276  文字大小:【】【】【
1 . 不赋 x 给任何信号;

2. 同一个reg值不能在2个always结构里赋值;

3. 少用或不用宏(`define),用参数(parameter)来代替;

4. 宏不重复定义;

5. 在保持常数定义之间关系

6. 用参数来代替状态编码

7. 如果在一个设计中使用了`define的,那么在设计结束一定要使用'undef

8. 地址的产生用基址+偏移实现

9. 基址必须可调

10.寄存器的值要常数

11.`ifdef 套嵌不能超过3级

12. 操作数的位数必须相符

13. 在例化时,模块间的互连使用名字而不是位置

14. 输出的位数和申明的位数必须相同

15.端口互连时候位数一致

16.尽量避免使用inout

17. 在复杂的算术方程中,使用括号

18. 状态机编程时,使用2段式编程

19. 不使用内部的3态门

20. 不使用三态输出

责任编辑:5life

更多相关 编码风格 verilog 的文章

仿真工作流程(Verilog/Modelsim+Debussy) [2007-05-14]
Verilog 的些许经验 [2006-09-05]
Verilog学习笔记(More) [2006-02-27]
Verilog PLI教程 --- 第七部分 VPI 函数 [2006-02-19]
Verilog PLI教程 --- 第三部分 PLI 程序 [2006-02-19]
Verilog PLI教程 --- 第五部分 PLI例子 [2006-02-19]
Verilog PLI教程 --- 第二部分 编写PLI应用程序 [2006-02-18]
Verilog PLI教程 --- 第一部分 介绍 [2006-02-18]
编码风格 --- 命名规则 [2006-02-18]
编码风格 --- 与综合相关 [2006-02-18]
本文共有0条评论,现在显示最新的5条。

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造工艺
书籍精选
说文解字
工具学习
数字滤波
趣闻逸事
数字锁相
设计杂项
低耗设计

站点最新

更多相关链接

  Verilog 的些许经验
  编程修养[C语言]
  Verilog学习笔记(More)
  编码风格 --- 命名规则
  编码风格 --- 其他
  编码风格 --- 与综合相关
  编码风格 --- 编写风格
  编码风格 --- 注释
  编码风格 --- 设计考虑
  系统级芯片设计语言和验...

栏目最新

更多相关链接

  Verilog 的些许经验
  编程修养[C语言]
  Verilog学习笔记(More)
  编码风格 --- 命名规则
  编码风格 --- 其他
  编码风格 --- 与综合相关
  编码风格 --- 编写风格
  编码风格 --- 注释
  编码风格 --- 设计考虑
  系统级芯片设计语言和验...

热点文章

更多相关链接