Verilog 的历史
Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广Verilog OVI标准成为IEEE标准。这一努力最后获得成功，Verilog 语言于1995年成为IEEE标准，称为IEEE Std 1364－1995。
Verilog年代纪
1981年
Prabhu Goel创立了Gateway设计自动化公司
1983年
Gateway公司提出Verilog语言，并提供相应的Verilog仿真器
1985年
Gateway推出仿真器增强版,即著名的Verilog-XL
1983-1987年
Verilog-XL由于以下的原因在高级的、面向高端产品的电子设计工程师中得到
越来越多的重视和应用：
（1）Verilog语言的行为结构可以很好地描述硬件和测试仿真
（2）Verilog-XL速度非常快，尤其是处理门级电路，在这期间它已经可以处理
超过10万门的设计
（3）Verilog-XL是一个解释性仿真器，这样它可以给设计者提供交互式的调试
环境，因此设计者可以在仿真环境中解决很多原本需要在真正的硬件电路板上才能解决
的问题
1987年
这时由于半导体工业的高速发展，单个芯片的设计门数已经超过了很多其他仿
真器处理的能力；Gateway公司开始在IC制造厂家中大力推动Verilog-XL，并得到了广泛
的认可;这时另外一个快速发展的EDA公司Synopsys开始采用Verilog语言作为其逻辑综合
产品的设计输入接口之一;同年，VHDL语言被IEEE采纳为国际标准；采用行为级硬件描述
语言来描述和综合“自顶而下”的设计越来越受到IEEE的重视。所有这一切使得Verilo
g-XL越来越流行。
1988年
Cadence公司成立
1989年
Cadence公司收购了Gateway公司
1990年早期
Cadence公司将Verilog语言和仿真器产品分开，推动Verilog与VHDL的竞争。同
时，为了Verilog用户可以共享设计模型和经验，OVI（Open Verilog International)成
立，OVI是由Verilog用户和IC制造厂家共同成立的工业协会，主要负责Verilog语言的发
展和标准说明
1990年
几乎所有的IC制造厂家都指定Verilog-XL为标准的“黄金”仿真器，以保证设
计仿真验证和制造有一致的时序结果
1993年
这个时期超过85%的ASIC产品是以Verilog设计和提交的
1995年10月
Verilog语言被IEEE采纳为IEEE 1364标准
1996年-至今
Verilog在ASIC、FPGA和PLD设计中应用得越来越广泛，在ASIC制造的支持上，
Verilog对VHDL仍占有一定的优势。据Dataquest的统计，在未来几年，Verilog的市场增
长率为15.6%
VHDL年代纪
1980 VHSIC项目(Very High Speed IC)
1983 IBM、TI和Intermetrics发展语言和仿真工具
VHDL主要考虑自顶向下的设计和工艺进步引起的系统升级
1987 DOD（美国国防部）要求所有数字电路用VHDL描述
F-22战斗机项目采用VHDL
IEEE1076-1987
1993 IEEE1076-1993
1996基于IEEE1076-1993的仿真和综合工具问世
IEEE1076.4(VITAL)：ASIC和FPGA建模库
IEEE1076.3使用综合工具的package
本文共有0条评论，现在显示最新的5条。
