您的位置:技术中心首页 > 总线协议 >> SPI总线接口

SPI总线接口

作者:未知   时间:2007-10-18 21:34:27  来自:网上转载  浏览次数:17  文字大小:【】【】【
   串行外围设备接口SPI(serial peripheral interface)总线技术是Motorola公司推出的一种同步串行接口,Motorola公司生产的绝大多数MCU(微控制器)都配有SPI硬件接口,如68系列MCU。SPI 用于CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出和接收串行数据。它只需四条线就可以完成MCU与各种外围器件的通讯,这四条线是:串行时钟线(CSK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)、低电平有效从机选择线CS。这些外围器件可以是简单的TTL移位寄存器,复杂的LCD显示驱动器,A/D、D/A转换子系统或其他的MCU。当SPI工作时,在移位寄存器中的数据逐位从输出引脚(MOSI)输出(高位在前),同时从输入引脚(MISO)接收的数据逐位移到移位寄存器(高位在前)。发送一个字节后,从另一个外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号(SCK)使传输同步。其典型系统框图如下图所示。
 
    SPI主要特点有:
  • 可以同时发出和接收串行数据;
  • 可以当作主机或从机工作;
  • 提供频率可编程时钟;
  • 发送结束中断标志;
  • 写冲突保护;
  • 总线竞争保护等。

图2示出SPI总线工作的四种方式,其中使用的最为广泛的是SPI0和SPI3方式(实线表示):
SPI总线四种工作方式 
图2   SPI总线四种工作方式

SPI总线接口及时序
   
SPI 模块为了和外设进行数据交换,根据外设工作要求,其输出串行同步时钟极性和相位可以进行配置,时钟极性(CPOL)对传输协议没有重大的影响。如果 CPOL=0,串行同步时钟的空闲状态为低电平;如果CPOL=1,串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0,在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果CPHA=1,在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI总线接口时序如图所示。
SPI总线接口时序 
SPI总线时序 

责任编辑:5life

更多相关 SPI 的文章

本文共有0条评论,现在显示最新的5条。

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造封装
总线协议
说文解字
工具学习
数字滤波
闲话漫谈
数字锁相
设计杂项
低耗设计

站点最新

更多相关链接

  SPI接口单线应用
  SPI总线时钟极性和时钟相...
  SPI接口的出错分析及其改进
  SPI总线接口
  I2C总线串行接口应用设计
  SPI总线杂碎
  SPI、I2C、UART三种串行...
  汽车总线协议的形势判断
  I2C 总线规范学习笔记
  SPI 接口简介

栏目最新

更多相关链接

  SPI接口单线应用
  SPI总线时钟极性和时钟相...
  SPI接口的出错分析及其改进
  SPI总线接口
  I2C总线串行接口应用设计
  SPI总线杂碎
  SPI、I2C、UART三种串行...
  汽车总线协议的形势判断
  I2C 总线规范学习笔记
  SPI 接口简介

热点文章

更多相关链接

  I2C总线性能介绍
  SPI、I2C、UART三种串行总线...
  SPI接口单线应用
  SPI 接口简介
  I2C 总线规范学习笔记
  SPI总线杂碎
  SPI总线接口
  SPI总线时钟极性和时钟相位的...
  I2C总线串行接口应用设计
  SPI接口的出错分析及其改进