您的位置:技术中心首页 > 逻辑验证 >> NCverilog >> 向Cadence ncverilog/ncvhdl/ncsim 传递参数

向Cadence ncverilog/ncvhdl/ncsim 传递参数

作者:未知   时间:2007-10-21 07:49:54  来自:网上转载  浏览次数:0  文字大小:【】【】【
通常说来有两种方法可以向ncverilog/ncvhdl/ncsim 传递参数。

如果该参数是在编译阶段(compile phase)中被用到的常量(如一个vector的size),则可以使用ncsim/ncvrilog/ncvhdl 命令+define来传递,大概的命令行格式为:

+define+变量名=特定值(字符串/数字),就好像在代码中使用了`define.这种用法的不足是每次运行时都需要重新进行编译。



如果该参数并非是编译中使用的常量,只是在运行时用到。你可以将它通过plusarg在命令行中传递,在你的testbench中使用系统函数
$value$plusargs在运行时获取.例如,你可以在testbench中使用:



if ($value$plusargs("testnum=%d", testnum))

    case (testnum)

    ...

  else

    $display("testnum not provided");


然后在ncverilog 中使用:

ncverilog +testnum=3 ...
责任编辑:5life

更多相关 verilog NCverilog VHDL 的文章

关于verilog 中timescale的讨论 [2007-10-21]
System Verilog DPI Example [2007-10-20]
NC 命令速查 [2007-10-20]
Verilog讨论组精彩内容摘录 [2007-09-29]
verilog HDL 的阻塞和非阻塞语句分析 [2007-09-29]
Verilog 非阻塞赋值的仿真/综合问题 [2007-09-29]
Verilog的键盘源码keypad—有去抖功能 [2007-09-29]
Verilog 脉冲发生器程序 [2007-09-29]
Verilog 电梯控制器设计 [2007-09-29]
Verilog学习心得 [2007-09-29]
本文共有0条评论,现在显示最新的5条。

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造封装
总线协议
说文解字
工具学习
数字滤波
闲话漫谈
数字锁相
设计杂项
低耗设计

站点最新

更多相关链接

  向Cadence ncverilog/nc...
  NC 命令速查
  提高NC-Verilog仿真效率...
  NC中如何DUMP出fsdb格式...
  Ncverilog 命令使用详解

栏目最新

更多相关链接

  向Cadence ncverilog/nc...
  NC 命令速查
  提高NC-Verilog仿真效率...
  NC中如何DUMP出fsdb格式...
  Ncverilog 命令使用详解

热点文章

更多相关链接

  提高NC-Verilog仿真效率的技巧
  Ncverilog 命令使用详解
  NC中如何DUMP出fsdb格式的波...
  NC 命令速查
  向Cadence ncverilog/ncvhdl...