您的位置:技术中心首页 > 电路综合 >> 等效逻辑门的计算

等效逻辑门的计算

作者:未知   时间:2007-10-21 08:02:00  来自:网上转载  浏览次数:0  文字大小:【】【】【

在数字IC设计中,经常会遇到等效逻辑门的概念,用来衡量设计的电路的规模。究竟什么是等效逻辑门,以及等效逻辑门是怎么计算的呢?
我们知道,综合工具(如Synopsys的Design Compiler)一般只给出面积和逻辑单元(Logic Cell)的信息,而没有等效逻辑门的信息。因为所有的逻辑电路都可以用与非门来实现,所以,通常所说的等效逻辑门实际是等效二输入与非门(NAND2)。我们可以首先使用综合工具得到同一工艺下一个NAND2的面积,然后,用综合后的电路面积除以这个NAND2的面积即可得到等效逻辑门的数值。

下面是关于集成电路规模的解释:
– 集成度,规模: 包含的晶体管数目或等效逻辑门(2输入的NAND)的数量,1个2输入的NAND=4个晶体管

责任编辑:5life

更多相关 逻辑 的文章

本文共有0条评论,现在显示最新的5条。

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造封装
总线协议
说文解字
工具学习
数字滤波
闲话漫谈
数字锁相
设计杂项
低耗设计

站点最新

更多相关链接

  等效逻辑门的计算
  综合约束
  使用synopsys的基本步骤
  STA在芯片设计后端的应用
  静态时序分析在数字集成...
  静态时序分析(Static T...
  Design Compiler FAQ
  利用Synopsys工具的高性...
  逻辑综合中对关键路径处...

栏目最新

更多相关链接

  等效逻辑门的计算
  综合约束
  使用synopsys的基本步骤
  STA在芯片设计后端的应用
  静态时序分析在数字集成...
  静态时序分析(Static T...
  Design Compiler FAQ
  利用Synopsys工具的高性...
  逻辑综合中对关键路径处...

热点文章

更多相关链接

  静态时序分析(Static Timin...
  静态时序分析在数字集成电路...
  逻辑综合中对关键路径处理方...
  STA在芯片设计后端的应用
  Design Compiler FAQ
  利用Synopsys工具的高性能数...
  使用synopsys的基本步骤
  综合约束
  等效逻辑门的计算