·
经典论文译刊创刊
·
上海同城网友联盟
·
意见反馈留言本
·
本站搜索
·近日新闻
·
首页
|
技术中心
|
博客专栏
|
电子书籍
|
电子期刊
|
超级链接
|
排行榜
|
论坛
|
当前位置:
技术中心首页
>
可测设计
>>
可测设计
DFT技巧的应用
可测性设计概述
高频锁相环的可测性设计
SoC测试的概念及实例详解
基于IP核的芯片级测试结构研究
可降低下一代IC测试成本的确定性逻辑内置自测技术
实时自动测试模式生成工具在SoC设计中的应用
Memory的可测试性设计Mbist
芯片测试
总数:
9
首页 上一页 下一页 尾页 页:
1
/1
栏目导航
电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造封装
总线协议
说文解字
工具学习
数字滤波
闲话漫谈
数字锁相
设计杂项
低耗设计
热点文章
更多相关链接
SoC测试的概念及实例详解
芯片测试
可测性设计概述
Memory的可测试性设计Mbist
基于IP核的芯片级测试结构研究
高频锁相环的可测性设计
实时自动测试模式生成工具在...
可降低下一代IC测试成本的确...
DFT技巧的应用