子栏目: Verilog HDL VHDL

Verilog HDL

Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广Verilog OVI标准成为IEEE标准。这一努力最后获得成功，Verilog 语言于1995年成为IEEE标准，称为IEEE Std 1364－1995。

关于verilog 中timescale的讨论 [10-21]

Verilog讨论组精彩内容摘录 [09-29]

N奇数分频方法总结 [09-29]

verilog HDL 的阻塞和非阻塞语句分析 [09-29]

Verilog 非阻塞赋值的仿真/综合问题 [09-29]

Verilog的键盘源码keypad—有去抖功能 [09-29]

Verilog 脉冲发生器程序 [09-29]

VHDL

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。

SDRAM控制器的设备与VHDL实现 [09-28]

同步FIFO之VHDL描述 [09-28]

双口RAM的VHDL testbench [09-28]

异步FIFO的VHDL设计 [09-28]

PS/2键盘时钟的VHDL描述技巧 [09-28]

VHDL编程设计技巧 [09-28]

VHDL 的设计技巧 [09-28]

硬件语言

随着EDA技术的发展，使用硬件语言设计IC成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。

编程修养[C语言] [作者:陈皓][2006-02-28]

编码风格 --- 注释 [作者:5life][2006-02-18]

编码风格 --- 命名规则 [作者:5life][2006-02-18]