当前位置:技术中心首页 > 硬件语言 >> Verilog HDL >>
Verilog HDL
Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用,Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中,Verilog HDL语言于1990年被推向公众领域。 Open Verilog International (OVI)是促进Verilog发展的国际性组织。1992年, OVI决定致力于推广Verilog OVI标准成为IEEE标准。这一努力最后获得成功,Verilog 语言于1995年成为IEEE标准,称为IEEE Std 1364-1995。
  Verilog设计经验点滴
  硬件描述语言(HDL)的基础知识及其应用
  中文版Verilog HDL简明教程
总数:23    首页 上一页 下一页 尾页 页: 2/2  

栏目导航

电路基础
硬件语言
逻辑验证
电路综合
后端设计
可测设计
基本逻辑
制造封装
总线协议
说文解字
工具学习
数字滤波
闲话漫谈
数字锁相
设计杂项
低耗设计
音频应用
视频应用

热点文章

更多相关链接

  Verilog HDL的基础知识
  中文版Verilog HDL简明教程
  Verilog学习笔记(More)
  Verilog 的些许经验
  verilog HDL笔记
  Verilog设计经验点滴
  关于verilog 中timescale的讨论
  阻塞式赋值与非阻塞式赋值
  SPI串行总线接口的Verilog实现
  Verilog 非阻塞赋值的仿真/综...